EEPW首页 每日头条 深度报道 电子方案 资源下载 论坛
  • 首页(current)
  • 分类
    嵌入式 硬件设计 测试测量 EDA设计 编程语言 综合技术及应用 无线通讯 电工类电子技术 基本技能 智能硬件&物联网 人工智能 DIY 大赛
  • 厂商索引
  • 研讨会直播
  • 培训
  1. EETV首页
  2. EDA设计 FPGA/CPLD/ASIC
  • 按分类:
  • 全部
  • FPGA/CPLD/ASIC
  • Proteus仿真
  • Multisim
  • EDA工具使用教程
  • 按应用:
  • 全部
  • 厂商访谈
  • 企业宣讲
  • 技术应用
  • 课程讲座
  • 新品展示
  • 大嘴业话
  • 解决方案
  • E点冷知识
  • 选型指南
  • 其他视频
  • 最热
  • 最新
  • 好评
MAX 10 FPGA设计安全和减小SEU培训

2014-10-24   Altera

MAX 10 FPGA用户闪存培训

2014-10-24   Altera

MAX 10 FPGA开发套件演示

2014-10-11   Altera

MAX 10 FPGA PLL和时钟培训

2014-10-24   Altera

MAX 10 FPGA配置培训

2014-10-24   Altera

MAX 10 FPGA简介培训

2014-10-24   Altera

MAX 10 FPGA模拟模块培训

2014-10-24   Altera

MAX 10 FPGA GPIO培训

2014-10-24   Altera

赛灵思的UltraScale架构 - 业界首款ASIC级可编程架构

2014-02-14   Xilinx

Virtex-7 2000T的功能

2014-02-14   Xilinx

为什么自适应均衡器是收发器设计关键的两大原因

2014-02-13   Xilinx

EEPW的zwsheng的"抢答器"视频”

2014-09-17   

1
Copyright ©2000-2020 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有