首 页| 下 载| 论 坛| 博 客| Webinar| 电路图
EETV首页 > EDA设计 > FPGA/CPLD/ASIC > 夏宇闻verilog系列视频

夏宇闻verilog系列视频

浏览次数:25604我要观看

分享到:

课程简介

01 硬件描述语言概述
02 Verilog HDL有什么用处
03 学习FPGA选择verilog还是vhdl
04 FPGA设计中如何避免冒险竞争
05 Verilog中行为级和RTL级
06 Verilog模块的编写和验证
07 modelsim和quartus的使用
08 Verilog模块的基本构成要素
10 Verilog中reg和wire的不同点
11 Verilog中阻塞与非阻塞
12 FPGA中数字系统的构成
13 Verilog中两种不同的赋值语句
15 Verilog模块的种类和用途
16 为什么Verilog能支持大型设计