夏宇闻主讲，Verilog概述；硬件描述语言HDL；Verilog HDL的历史；Verilog与VHDL的区别；软核、固核和硬核；Verilog设计方法；Verilog开发流程；Verilog的抽象级别；Verilog语言的功能；程序举例；测试平台（testbench），testbench举例