首 页| 下 载| 论 坛| 博 客| Webinar| 电路图
EETV首页 > 嵌入式 >

Altera: 采用全系列40-nm收发器FPGA和ASIC实现创新

Altera: 采用全系列40-nm收发器FPGA和ASIC实现创新

分享到:
视频名称:
Altera: 采用全系列40-nm收发器FPGA和ASIC实现创新
浏览次数:
4588
播放时间:
00:13:40
标签:
AlteraFPGAASIC
简介:
视频翻译如下:
  人们对宽带服务的带宽要求越来越高,促使芯片供应商使用更多的高速串行收发器。因此,新一代应用采用了多种数据速率,从每秒几Mbps到每秒数百Gbps,在一种设备中集成了多种协议和服务。以太网等标准的迅速发展以及对提高数据速率的需求使得高速收发器成为主要的选择标准。

  标准单元ASIC和ASSP不具有人们需要的灵活性,其成本和风险无法让用户及时实现技术创新。此次视频演示介绍带有收发器的全系列40-nm FPGA和ASIC,发挥前沿技术优势,在前一代创新基础上,解决新一代系统难题。

  摩尔定律还在不断推动着半导体行业发展,集成电路上的晶体管数量每两年就会加倍。流媒体、VoIP和互联网游戏等新应用使用45-nm或者40-nm工艺来集成更多的功能,提高每一功能的工作性能和逻辑密度,降低功耗,而满足日益增长的带宽需求的关键则是更多、更快的高速串行收发器。

  系统规划人员面临的三种主要挑战:

  - 提高带宽和数据速率

  - 同时存在的多种高速协议

  - 信号完整性

  首先是提高带宽和数据速率时,需要更多、更快的收发器。其次,既有原来的高速协议,又有各种不断发展的新标准。第三,符合背板和协议要求需要有优异的信号完整性支持。

  为解决这些挑战,系统规划人员必须根据功能、性能、功耗和成本目标来考虑收发器接口,选择合适的器件。最终,一定的市场需求决定了收发器系列产品的最佳特性。

  为说明收发器能够用在当今的哪些系统中,解释需求的多样性,我们介绍通信基础设备中的例子。网络中的每一部分都使用了串行收发器技术,但是有不同的带宽要求。收发器越靠近用户侧,对成本和功耗就越敏感,同时,带宽也在降低,收发器速率和数量也在减少。此外,随着实际应用中处理需求的变化,器件密度和特性的关系也在不断变化。

  以太网已经发展成为当今应用最广泛的物理层和链路层协议。10 GbE是目前最快的标准,40 Gb以太网和100 Gb以太网标准正在由IEEE制定。根据网络中靠近用户的距离以及位置,带宽范围在每秒几千兆位到每秒数千兆位变化。并不存在能够满足所有需求的解决方案,因此,设备必须能够支持不同的密度、特性、性能、功耗和成本目标。

  关键的固网需求包括集成10G收发器,更高的密度,更好的性能,并支持以太网、G-PON、C.E.I-6G/Interlaken和SONET/S.D.H等协议标准。

  关键的无线需求包括更高的集成度,更低的成本,更好的性能,集成了数字信号处理的信号处理功能,并支持C-PRI/OB-SAI 和Serial Rapid I.O等专用协议。

  其他市场领域对收发器的需求各有不同,需要综合考虑密度、性能、特性和功耗要求。P.C.I. Express Gen1和Gen2以及以太网等标准协议得到了广泛应用。某些市场对协议有特殊的要求,例如,广播应用的S.D.I,以及计算机和存储的SATA/SAS、HyperTransport和Q.P.I等。由于很多应用只需要采用支持专用协议的收发器,因此,10G收发器在宽带连接上迅速得到了应用,成为很多产品的主要技术推动力量。

  下面,让我们看一下满足市场需求所需要的FPGA和ASIC关键技术。

  - 40-nm工艺技术

  功耗和性能优化

  - 逻辑架构和通用I/O

  - 通用PLL

  - 高速I/O

  - 高速收发器

  - PCI Express硬核IP

  这包括工艺技术、功耗和性能优化措施、逻辑架构、I/O、锁相环、容易进行配置并且非常灵活的高速串行收发器,以及在P.C.I Express等协议上应用硬核知识产权等。现在,我们详细介绍工艺技术以及Altera的可编程功耗技术。如果您希望了解关键技术的详细信息,请通过注册获得完整的白皮书。

  和以前的65-nm节点以及最近的45-nm节点相比,40-nm工艺有很大的优势。最显著的一点是更高的集成度,半导体生产商可以集成更多的功能,生产出密度更高的器件。

  除了常用的电路设计方法,Altera还引入了65-nm Stratix III FPGA的可编程功耗技术来降低静态功耗。可编程功耗技术使静态功耗降低了70%,在设计中以最低的功耗实现最好的性能。

  在任何设计中,Altera的Quartus II开发软件自动确定设计中每一通道的松弛余度。这样,通过调整晶体管的背向偏置电压,将每一逻辑模块、存储器和数字信号处理模块的晶体管自动设置为合适的模式——高性能或者低功耗。

  ■ 在低功耗模式中,Quartus II软件改变背向偏压,从而降低晶体管的性能。这样,降低了时序不重要电路通路上的亚阈值漏电流以及不需要的静态功耗。

  ■ 在高性能模式中,Quartus II软件改变背向偏压,使关键时序通路上的晶体管更快地开关(以黄色表示),从而满足设计的特殊时序约束要求,实现最佳性能。

  开发系列产品所采用的设计方法应能够涵盖所有需求,针对不同的市场需求,在特性、功耗、性能和成本目标上做出合适的选择。为了使客户和Altera在经济上都能够满意,设计方法必须很好的结合设计重用和创新,特别是由于设计成本原因,很多技术都无法应用在新工艺上。

  在开发全系列收发器FPGA和ASIC时,Altera采用了四步方法。第一,重新使用以前工艺代中成熟的技术,例如65-nm Stratix III FPGA的可编程功耗技术和逻辑架构。其次,开发技术以充分发挥每一新工艺节点的优势。例如,所有系列器件都使用的增强收发器模块,现在可以支持更宽的数据范围。第三,使用通用体系结构,综合考虑不同的性能、功耗和成本要求,进行改动来优化构建模块。例如,优化低功耗/低成本或者高端器件的I/O和收发器。最后,通过创新来满足前面三步所无法解决的需求。例如,需要引入P.C.I Express Gen 1和Gen 2硬核IP以及收发器P.L.L体系结构,以支持每秒11.3Gb的数据速率。

  Altera开发了全系列收发器解决方案,包括:

  - 速率从155 Mbps到11.3 Gbps的收发器

  - 密度范围从16K LE到530K LE

  - 1千130百万ASIC逻辑门,带有收发器。

  - 成熟可靠的收发器技术,具有优异的信号完整性。

  速率从每秒155 Mbits到每秒11.3 Gbits的收发器。

  密度范围从16,000个逻辑单元到530,000个逻辑单元

  1千130百万ASIC逻辑门,带有收发器。

  成熟可靠的收发器技术,具有优异的信号完整性。

  Arria II GX FPGA是功耗最低的3.75-Gbps收发器FPGA。面向对成本敏感的应用,Arria II GX基于全功能FPGA架构,包括自适应逻辑模块、DSP模块、嵌入式RAM以及硬核P.C.I. Express I.P。这些FPGA满足了关键3G应用领域的高速协议和带宽需求,例如G-PON、I.P. D.SLAM、远端射频前端、广播和桥接等。

  Stratix IV GX FPGA提供最大的密度,最好的性能以及最低的功耗,收发器速率高达8.5 Gbps,48个收发器提高了带宽,其丰富的功能可支持背板应用和高速协议。

  Altera的HardCopy系统开发方法实现了总成本最低、风险最低的系统设计。该方法采用Stratix IV FPGA进行原型开发,加速了HardCopy ASIC设计。基于含有Quartus II软件的一套工具包,这一独特的流程支持真正的硬件/软件协同设计和协同验证,因此,和竞争方案相比,设计人员能够以最快的速度将系统推向市场——平均快9到12个月。该方法通过集成6.5-Gbps收发器,实现了风险最低的ASIC。

  Stratix IV GT FPGA具有Stratix IV GX FPGA的密度、特性和性能优势,同时集成了11.3-Gbps收发器。这样,可以很好地实现MAC/成帧器、数据包处理和流量管理等功能的系统集成,并且具有可编程架构的产品及时面市优势。需要很大带宽的桥接应用也可以使用这些器件。Stratix IV GT器件可以直接连接至光模块,从而总体上实现了最低的系统成本和系统功耗,大大降低了电路板复杂度。

  提高带宽和数据速率需要更多、更快的收发器。各种不断发展的标准、优异的背板信号完整性和协议兼容要求推动了数字器件的收发器创新发展。为满足不同市场和应用领域的各类需求,数字器件必须在密度和特性上达到最佳组合,同时符合性能、功耗和成本目标要求。Altera的40-nm收发器FPGA和ASIC系列产品技术创新以及重新使用已有技术满足了这些需求,提供了最全面的收发器定制逻辑系列产品。

  而且,所有Altera定制逻辑器件都具有效能优势,包括统一全面的设计软件,一组通用IP内核,并提供各种参考设计和设计实例。

  很显然,我们还需要学习很多东西。如果您需要更详细的信息,请填写注册表。将会立即发送给您一封电子邮件,它含有下载完整白皮书的链接。
验 证 码:
this is very good
2009年10月02日
video quality is bad.
2009年09月29日