为什么自适应均衡器是收发器设计关键的两大原因-FPGA/CPLD/ASIC-电子产品世界

视频名称：	为什么自适应均衡器是收发器设计关键的两大原因
浏览次数：	671
播放时长：	00:05:30
标签：	Xilinx FPGA
简介：	在FPGA设计中，大家都认为串行链路的构建难度大，尤其是对10Gb以上的系统，您必须解决系统中的插入损耗，反射串扰以及各种噪声，赛灵思刚好可以弥补您提到的这些缺陷。