EEPW首页 每日头条 深度报道 电子方案 资源下载 论坛

  • 【中文讲解】Vivado UltraFast 设计方法

视频名称： 【中文讲解】Vivado UltraFast 设计方法
浏览次数： 2472
播放时长： 00:51:15
标签： Xilinx HDL FPGA Vivado
简介： 这个培训将会深度介绍适于Xililnx 可编程门阵列的HDL代码风格, 产生和验证时序约束的正确方法, 和如何利用分析和布局规划工具分配时钟和管脚,产生物理约束以达到最大设计性能. 对于初次从事FPGA设计或使用Vivado软件的工程师, 我们推荐观看这个录像.
验证码：